Covered 0.7.10

Licencji: Wolna ‎Rozmiar pliku: N/A
‎Ocena użytkowników: 4.3/5 - ‎8 ‎Głosów

Objęte jest narzędzie pokrycia kodu Verilog za pomocą VCD / LXT / FST dumpfiles (lub interfejs VPI) i projekt do generowania linii, przełącznik, pamięci, logiki kombinowanej, stan FSM / łuk i pokrycie aspojednania raport metryki widoczne za pośrednictwem GUI lub format ASCII.

historia wersji

  • Wersja covered-0.7.10 opublikowany na 2010-12-02
    Kilka poprawek i aktualizacji
  • Wersja covered-0.7.10 opublikowany na 2010-12-02

Szczegóły programu