Logic Circuit Simulation in C++ 0.0.59
Licencji: Wolna Rozmiar pliku: N/A
Ocena użytkowników: 5.0/5 - 2 Głosów
Czekaj... Link do pobrania jest weryfikowany pod kątem złośliwej zawartości.
Pobieranie będzie można pobrać w ciągu 5 sekund.
Pobieranie będzie można pobrać w ciągu 5 sekund.
O Logic Circuit Simulation in C++
libLCS to biblioteka opisów sprzętu w C++, której celem jest być tak potężna i łatwa jak Verilog HDL. Obecnie obsługuje bramy logiczne, klapki, zegar i ułatwia opóźnienia, ciągłe przypisania i o zmiennej wartości dumpingu do plików VCD.