W tym projekcie rozwija się procesor DSP zoptymalizowany pod kątem operacji FIR/IIR/DCT. Kodowanie odbywa się w VHDL i ma być syntetyzowane przez Altera Quartus II.
historia wersji
- Wersja initial opublikowany na 2004-11-24
Kilka poprawek i aktualizacji - Wersja N/A opublikowany na 2004-11-24
Szczegóły programu
- Kategorii: Rozwoju > Innych
- Wydawca: dsp-gatech.sf.net
- Licencji: Wolna
- Cena: N/A
- Wersja: Array
- Platformy: windows