Logic Breadboard Simulator to symulator obwodu logicznego z deską do krojową i edytorami schematów, wejściem HDL, wirtualnym cyfrowym oscyloskopem. Deska do kroju chleba ma następujące funkcje. Złącza zasilania, dwa niezależne generatory zegara, zakres z 32 kanałami. Pojedynczy otwór dotykowy i wybór urządzenia. Przewód do rezystora, LED, transformacja LED + rezystora. Biblioteka urządzeń. 7 krok cofnij/ponawiać. Obwody niestandardowe. Wyświetlacz 7 segmentów. Ics: 7400, 7401, 7402, 7403, 7404, 7405, 7406, 7407,7408, 7409, 7410, 7411, 7412, 7413, 7414, 7415, 7416, 7417, 7419, 7420, 7421, 7422, 7427, 7428, 7430, 7440, 7449 Obecnie dostępne komponenty schematu: Tranzystory: NMOS, PMOS Bramki logiczne: bufor, falownik i, nand, lub, ani, egzor, exnor, bufor trójstanowy i falownik Klapki: zatrzask D, wyzwolone na krawędzi klapki D, JK, monostable Multipleksery: 2 do 1, 4 do 1, 8 do 1. Demultiplexers: 1 do 2, 1 do 4, 1 do 8 Wskaźniki: LED, sonda oscyloskopowa Wyświetlacze: dziesiętne, szesnastkowe Przełączniki: przycisk przełączania, przycisk Stałe: wysokie i niskie. Edytor schematów pochodzi z aplikacji & logics z pewnymi ulepszeniami. Cztery razy większe płótno, szybszy router. Podobsza na tablicy zasiewowej mogą mieć etykiety portów. Wystarczy umieścić adnotację do obwodu. Składnia jest prosta. Zacznij od . i oddzielne etykiety z kropkami. Jeśli port jest zanegowany niż etykieta początkowa z ~. Liczba etykiet portów musi być równa liczbie portów. Przykład. . B.C.~LT.~BI/RBO.~RBI. D.A.GND.e.d.c.b.a.g.f.Vcc Miejscem obwodów niestandardowych jest katalog "ics". Funkcje edytora schematów: niestandardowe subcircuit (czarne pole), menu kontekstowe, autorouter, 7 kroków cofania / ponawiania, etykiety dla dalekich połączeń, automatyczne powiększanie przy wyborze, klonowanie, obracanie, blokowanie i odblokowanie ruchu, wyrównanie pionowe i poziome, przejście do środka. Cyfrowy symulator obwodu działa z trzema poziomami logiki i trzema wartościami impedancji. Są niskie, niezdefiniowane i wysokie. Przewody opcjonalnie mogą wyświetlać poziomy logiczne. Modelowanie poziomu przełącznika, modelowanie poziomu bramy i złożone modelowanie poziomu urządzenia można mieszać w obwodzie. Symulator wykrywa błędy czasu wykonywania i umieszcza komunikaty o błędach na schemacie. Wykryte błędy to: Tymczasowe zwarcie. Gdy podłączone wyjścia mają różne lub niezdefiniowane poziomy i mają niską lub niezdefiniowana impedancję. Wykrywanie skoków. Gdy dane wejściowe odbiera impuls krótszy niż skonfigurowana wartość. Konfiguracja klapki, przytrzymaj, odzyskaj, wznowić naruszenia czasu. Klapki japonki mogą w takich przypadkach wejść w stan metastable. Wirtualny oscyloskop cyfrowy ma następujące aktualne funkcje: start, czas zatrzymania, ustawienie długości buforu, przesunięcie czasu i powiększenie, przewijanie w górę / w dół, wyświetlanie logicznych stanów niskich, wysokich i nieokreślonych. Aplikacja zawiera rozszerzenie HDL. Możliwe jest opisanie obwodu w pudełku za pomocą bardzo małego podzbioru Verilog. Demo gates.s ładuje następujący moduł z pliku simple.v: moduł smpl_circuit (A, B, I, NAND, LUB, NOR, XOR, XNOR, BUF, NOT); wejście A,B; wyjście i,NAND,LUB,NOR,XOR,XNOR,BUF,NOT; i #10 g0(AND,A,B); nand #10 g1(NAND,A,B); lub #10 g2(OR,A,B); ani #10 g3(NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6(BUF,A); nie #10 (NOT,A); endmodule
oraz plik test1.v: obwód modułu (A,B,C,y); wejście A,B; wyjście y; drut e; i #30 g1(e,A,B); lub #30 g2(y,e,C); endmodule W polach nie ma wykrywania błędów środowiska uruchomieniowego. Wyświetlany jest tylko pierwszy błąd czasu kompilacji. Program jest wyposażony w wbudowane obwody demo. Pomagają one szybko rozpocząć pracę. Zobacz http://www.hexastyle.com/home/andlogics/first-3-steps, aby uzyskać szczegółowe informacje. Można łatwo symulować, analizować i modyfikować działanie i czas przykładów. Zbudowany w przykładach: 74160, 74163 Licznik synchroniczne Kontroler generatora parzystości 74180 74181 4-bitowy ALU 74147, 74148 koder priorytetu modelowanie poziomu tranzystora bram CMOS Więcej przykładów można pobrać stąd: http://www.hexastyle.com/home/andlogics/download-examples
historia wersji
- Wersja 1.37 opublikowany na 2016-11-24
Dodano 7-segmentowy wyświetlacz do schematu. - Wersja 1.34 opublikowany na 2016-10-25
Dodano obsługę uprawnień na Androida 7.0 Nougat.
Szczegóły programu
- Kategorii: Biznesowych > PIMS & Kalendarze
- Wydawca: Hexastyle
- Licencji: Bezpłatna wersja próbna
- Cena: $0.99
- Wersja: 1.37
- Platformy: android