& logics to symulator obwodu logicznego ze zintegrowanym edytorem schematów i przeglądarką przebiegów. Obecnie dostępne komponenty schematu: Tranzystory: NMOS, PMOS Bramki logiczne: bufor, falownik i, nand, lub, ani, egzor, exnor, bufor trójstanowy i falownik Klapki: zatrzask D, wyzwolone na krawędzi klapki D, JK, monostable Multipleksery: 2 do 1, 4 do 1, 8 do 1. Demultiplexers: 1 do 2, 1 do 4, 1 do 8 Wskaźniki: LED, sonda oscyloskopowa Wyświetlacze: dziesiętne, szesnastkowe Przełączniki: przycisk przełączania, przycisk Stałe: wysokie i niskie.
Funkcje edytora schematów: niestandardowe subcircuit (czarne pole), menu kontekstowe, autorouter, 7 kroków cofania / ponawiania, etykiety dla dalekich połączeń, automatyczne powiększanie przy wyborze, klonowanie, obracanie, blokowanie i odblokowanie ruchu, wyrównanie pionowe i poziome, przejście do środka.
Cyfrowy symulator obwodu działa z trzema poziomami logiki i trzema wartościami impedancji. Są niskie, niezdefiniowane i wysokie. Przewody opcjonalnie mogą wyświetlać poziomy logiczne. Modelowanie poziomu przełącznika, modelowanie poziomu bramy i złożone modelowanie poziomu urządzenia można mieszać w obwodzie. Symulator wykrywa błędy czasu wykonywania i umieszcza komunikaty o błędach na schemacie. Wykryte błędy to: Tymczasowe zwarcie. Gdy podłączone wyjścia mają różne lub niezdefiniowane poziomy i mają niską lub niezdefiniowana impedancję. Wykrywanie skoków. Gdy dane wejściowe odbiera impuls krótszy niż skonfigurowana wartość. Konfiguracja klapki, przytrzymaj, odzyskaj, wznowić naruszenia czasu. Klapki japonki mogą w takich przypadkach wejść w stan metastable.
Przeglądarka przebiegów jest wirtualnym cyfrowym oscyloskopem. Bieżące funkcje to: start, czas zatrzymania, ustawienie długości buforu, przesunięcie i powiększenie czasu, wyświetlanie stanów logicznych niskich, wysokich i niezdefiniowanych.
Wersje 3.x zawierają rozszerzenie HDL. Możliwe jest opisanie obwodu w pudełku za pomocą bardzo małego podzbioru Verilog. Demo gates.s ładuje następujący moduł z pliku simple.v:
moduł smpl_circuit (A, B, I, NAND, LUB, NOR, XOR, XNOR, BUF, NOT); wejście A,B; wyjście i,NAND,LUB,NOR,XOR,XNOR,BUF,NOT; i #10 g0(AND,A,B); nand #10 g1(NAND,A,B); lub #10 g2(OR,A,B); ani #10 g3(NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6(BUF,A); nie #10 (NOT,A); endmodule
oraz plik test1.v:
obwód modułu (A,B,C,y); wejście A,B; wyjście y; drut e; i #30 g1(e,A,B); lub #30 g2(y,e,C); endmodule
W polach nie ma wykrywania błędów środowiska uruchomieniowego. Wyświetlany jest tylko pierwszy błąd czasu kompilacji.
Program jest wyposażony w wbudowane obwody demo. Pomagają one szybko rozpocząć pracę. Zobacz http://www.hexastyle.com/home/andlogics/first-3-steps, aby uzyskać szczegółowe informacje. Można łatwo symulować, analizować i modyfikować działanie i czas przykładów. Zbudowany w przykładach: 74160, 74163 Licznik synchroniczne Kontroler generatora parzystości 74180 74181 4-bitowy ALU 74147, 74148 koder priorytetu modelowanie poziomu tranzystora bram CMOS Więcej przykładów np. http://www.hexastyle.com/home/andlogics/download-examples
historia wersji
- Wersja 4.9 opublikowany na 2016-11-27
Dodano 7-segmentowy wyświetlacz, rezystor, pół i pełny adder w pudełku z demo.,Naprawiono problem symulacji tranzystora PMOS. - Wersja 4.5 opublikowany na 2016-09-10
Poprawiono niezgodność wersji appcompat.,Może to spowodować zamrożenie aplikacji..
Szczegóły programu
- Kategorii: Edukacji > Narzędzia do nauczania i szkolenia
- Wydawca: Hexastyle
- Licencji: Wolna
- Cena: N/A
- Wersja: 4.9
- Platformy: android