SmGen jest skończony generator maszyn państwa dla Verilog. Nie narzędzie fsm wprowadzania choć. Dane wejściowe jest behawioralne jak Verilog. SmGen generuje z niego projekt oparty na FSM synthesizabe. Granice zegara są jawnie dostarczane przez projektanta.
historia wersji
- Wersja files opublikowany na 2010-06-11
Kilka poprawek i aktualizacji - Wersja N/A opublikowany na 2010-06-11
Szczegóły programu
- Kategorii: Rozwoju > Innych
- Wydawca: smgenerator.sf.net
- Licencji: Wolna
- Cena: N/A
- Wersja: Array
- Platformy: linux